（原标题：3D芯片，得胜研发）

要是您但愿不错频频碰面，迎接标星保藏哦~

起首：本色编译自MIT，谢谢。

电子行业对谋划机芯片名义可容纳的晶体管数目已接近极限。因此，芯片制造商正在寻求增多晶体管数目，而不是减少晶体管数目。

业界不再将越来越小的晶体管挤到单个名义上，而是将晶体管和半导体元件堆叠到多个名义上——就像将一座平房转变成一座高楼。这种多层芯片不错处理成倍增多的数据，并实行比咫尺电子居品更复杂的功能。

然而，一个紧要遮盖是芯片的构建平台。如今，体积宏大的硅片是高质料单晶半导体元件孕育的主要支架。任何可堆叠芯片皆必须包括厚厚的硅“地板”看成每一层的一部分，这会放慢功能性半导体层之间的通讯速率。

现在，麻省理工学院的工程师们找到了经管这一遮盖的格局，他们接受多层芯片联想，不需要任何硅晶片基板，况兼使命温度满盈低，不错保留底层的电路。

在本日《当然》杂志上发表的一项推敲中，推敲小组论述了他们使用新格局制造多层芯片，其中高质料半导体材料层径直轮流孕育在彼此之上。

该格局使工程师约略在职何立时晶体名义上构建高性能晶体管、内存和逻辑元件——而不单是是在硅晶片的沉重晶体支架上。推敲东说念主员默示，要是莫得这些厚硅基板，多个半导体层不错更径直斗争，从而完满更好、更快的层间通讯和谋划。

推敲东说念主员设思，该格局可用于构建东说念主工智能硬件，以札记本电脑或可衣服设备的堆叠芯片的面目，其速率和功能将与咫尺的超等谋划机不异快、不异强劲，并能与物理数据中心不异存储广泛数据。

“这一冲破为半导体行业带来了巨大的后劲，使芯片约略不受传统限度地堆叠，”推敲作家、麻省理工学院机械工程副教授 Jeehwan Kim 默示。“这可能会使东说念主工智能、逻辑和内存应用的谋划才略大幅培植。”

该推敲的麻省理工学院合著者包括第一作家 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和 Sangho Lee，以及来自三星高档时候学院、韩国成均馆大学和德克萨斯大学达拉斯分校的互助者。

种子袋

2023 年，Kim 团队 论述称，他们开发出一种在非晶态名义上孕育高质料半导体材料的格局，雷同于制品芯片上半导体电路的各样化描绘。他们孕育的材料是一种二维材料，称为过渡金属二硫化物 (TMD)，被以为是制造更小、高性能晶体管的硅的有但愿的继任者。这种二维材料即使在小到单个原子的设施上也能保抓其半导体特质，而硅的性能会急剧着落。

在之前的使命中，该团队在具有非晶涂层的硅晶片上以及现存的 TMD 上孕育 TMD。为了荧惑原子胪列成高质料的单晶面目，而不是立时的多晶无序面目，Kim 和他的共事领先在硅晶片上障翳一层尽头薄的薄膜或二氧化硅“掩模”，并在其上形成眇小的启齿或口袋图案。然后，他们将原子气体流过掩模，发现原子以“种子”的面目千里淀在口袋中。口袋限度了种子以法例的单晶图案孕育。

但其时该格局仅在900摄氏度独揽才灵验。

“你必须在 400 摄氏度以下的温度下培育这种单晶材料，不然底层电路就会被实足烧坏和破损，”Kim 说说念。“因此，咱们的作业即是，咱们必须在低于 400 摄氏度的温度下接受雷同的时候。要是咱们能作念到这少量，影响将是巨大的。”

拓荒

在新推敲中，Kim 和他的共事们试图微调他们的格局，以便在满盈低的温度下孕育单晶二维材料，以保留任何底层电路。他们在冶金学中找到了出东说念主预思的轻便经管决议——金属坐褥的科学和工艺。当冶金学家将熔融的金属倒入模具中时，液体会逐渐“成核”，或形成晶粒，这些晶粒会孕育并和会成法例图案的晶体，然后硬化成固体。冶金学家发现，这种成核最容易发生在液态金属倒入的模具角落。

“家喻户晓，角落成核需要的能量和热量较少，”Kim 说说念。“是以咱们从冶金学中借用了这个见识，将其用于将来的 AI 硬件。”

该团队但愿在已经制作了晶体管电路的硅晶片上孕育单晶 TMD。他们领先用二氧化硅掩模障翳电路，就像他们之前的使命不异。然后，他们在每个掩模口袋的角落千里积 TMD“种子”，发现这些角落种子在低至 380 摄氏度的温度下孕育成单晶材料，而从中心开动孕育的种子则鉴识每个口袋的角落，需要更高的温度能力形成单晶材料。

推敲东说念主员更进一步诳骗新格局制造出一种多层芯片，其中轮流胪列两种不同的 TMD 层——二硫化钼，一种很有出路的制造 n 型晶体管的材料候选材料；以及二硒化钨，一种有可能制成 p 型晶体管的材料。p 型和 n 型晶体管皆是实行任何逻辑运算的电子构件。该团队约略以单晶面目径直叠放在彼此之上孕育这两种材料，而无需任何中间硅晶片。Kim 默示，这种格局将灵验地使芯片的半导体元件密度翻倍，尤其是金属氧化物半导体 (CMOS)，它是当代逻辑电路的基本构件。

“通过咱们的时候完满的居品不仅是 3D 逻辑芯片，而且是 3D 内存过火组合，”Kim 说说念。“通过咱们基于孕育的单片 3D 格局，你不错孕育出数十到数百个逻辑层和内存层，它们彼此叠置，而且它们约略很好地通讯。”

“传统的 3D 芯片是在硅晶圆之间钻孔制成的，这仍是由限度了堆叠层的数目、垂直瞄准永诀率和产量，”第一作家 Kiseok Kim 补充说念。“咱们基于孕育的格局一次性经管了统共这些问题。”

为了进一步将其可堆叠芯片联想生意化，Kim 最近诞生了一家公司 FS2（将来半导体 2D 材料）。

“咱们咫尺展示了袖珍设备阵列的见识，”他说。“下一步是扩大范围，展示专科的 AI 芯片操作。”

这项推敲赢得了三星先进时候推敲所和好意思国空军科学推敲办公室的部分援救。

https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-121

半导体杰作公众号保举

专注半导体领域更多原创本色

宥恕各人半导体产业动向与趋势

*免责声明：本文由作家原创。著作本色系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或援救，要是有任何异议，欢理睬洽半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3983期本色，迎接宥恕。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的本色就点“在看”共享给小伙伴哦